Giới thiệu:

    Hầu hết mọi người đều quen thuộc với các ngôn ngữ lập trình truyền thống như C, C++, Java, Python, v.v., được sử dụng để phát triển ứng dụng phần mềm. Tuy nhiên, nhiều người lại không biết đến các ngôn ngữ mô tả phần cứng như Verilog và VHDL. Trong bài viết này, chúng ta sẽ thảo luận về ngôn ngữ mô tả phần cứng. Cùng bắt đầu nào.

Lịch sử:

Khái niệm về ngôn ngữ mô tả phần cứng như một phương tiện để nắm bắt thiết kế lần đầu tiên được đưa ra vào những năm 1950, nhưng cộng đồng thiết kế chỉ áp dụng rộng rãi sau năm 1985. Về mặt lịch sử, sự phát triển của các ngôn ngữ lập trình phần mềm đã kích thích sự tiến hóa của HDL.

Ngôn ngữ mô tả phần cứng đầu tiên ra đời vào cuối năm 1960, trông giống như một ngôn ngữ truyền thống. HDL đầu tiên được gọi là "Ngôn ngữ Mô tả Phần cứng" (DLH) và được IBM phát triển vào cuối những năm 1960. Tuy nhiên, nó không được sử dụng rộng rãi vì tính phức tạp và khó sử dụng. Trong những năm tiếp theo, nhiều HDL khác đã ra đời, chẳng hạn như ABEL và PALASM, trở nên phổ biến vào những năm 1980.

Vào giữa những năm 1980, Bộ Quốc phòng Hoa Kỳ đã giới thiệu VHDL. VHDL được thiết kế để mô tả các mạch số, nhằm mục đích phát triển các mạch số hiệu suất cao cho các ứng dụng quân sự. Cùng năm đó, Phil Moorby và Prabhu Goel, thuộc sở hữu của Gateway Design Automation, đã giới thiệu Verilog. Ban đầu, nó được dự định sử dụng để xác minh, nhưng sau đó trở nên phổ biến với tên gọi HDL.

HDL là gì?

Trong lịch sử máy tính số, nhiều ký hiệu khác nhau đã được phát triển để mô tả hành vi logic của mạch số ở các mức độ trừu tượng khác nhau. Ví dụ về các ký hiệu này bao gồm phương trình boolean, biểu đồ thời gian, bảng chuyển đổi trạng thái, sơ đồ mạch và ngôn ngữ mô tả phần cứng. 

Ngôn ngữ Mô tả Phần cứng (HDL) là một ngôn ngữ lập trình được sử dụng để mô tả cấu trúc, hành vi và thời gian của các mạch điện tử, và phổ biến nhất là các mạch logic số. HDL được sử dụng để thiết kế bộ xử lý, bo mạch chủ, CPU và nhiều mạch số khác. Ngoài việc được sử dụng trong thiết kế mạch, HDL còn có mục đích mô phỏng mạch và kiểm tra phản hồi của nó. Có nhiều HDL, nhưng phổ biến nhất hiện nay là Verilog và VHDL.

• HDL tương tự như ngôn ngữ lập trình truyền thống, nhưng chúng không hoàn toàn giống nhau. Chúng được thiết kế riêng để mô tả phần cứng.
• Không giống như các ngôn ngữ lập trình truyền thống chủ yếu biểu diễn các hoạt động tuần tự, HDL khác biệt ở chỗ biểu diễn các hoạt động song song mở rộng.

Mục đích của HDL:

HDL cho phép logic mức hành vi, chuyển thanh ghi , cổng và chuyển mạch, cho phép các nhà thiết kế định nghĩa các mức chi tiết. Logic mức hành vi cho phép một tập hợp các lệnh được thực thi tuần tự, và logic mức chuyển thanh ghi cho phép truyền dữ liệu giữa các thanh ghi, được điều khiển bởi logic mức xung nhịp và cổng rõ ràng, định nghĩa logic mức cổng riêng lẻ. Tương tự như mối quan hệ giữa HTML và CSS với phát triển web, Verilog/ VHDL có mối quan hệ tương tự với FPGA và các thiết bị logic có thể cấu hình khác. HDL có thể được sử dụng để thiết kế và mô tả bố cục của các hệ thống kỹ thuật số, từ các bộ nhớ flip-flop đơn giản đến các giao thức truyền thông phức tạp.

Thiết kế mạch:  Cung cấp phương pháp thiết kế mạch kỹ thuật số đáp ứng các thông số kỹ thuật cần thiết.

Mô phỏng: Giúp nhà thiết kế kiểm tra và xác minh mạch kỹ thuật số trước khi xây dựng.

Xác minh: Cho phép các nhà thiết kế xác minh chức năng của mạch kỹ thuật số bằng cách thử nghiệm với các đầu vào khác nhau và đảm bảo rằng chức năng của mạch là chính xác và đáp ứng chức năng mong muốn.

Tổng hợp:  HDL có thể được sử dụng để tổng hợp mạch số. Tổng hợp là quá trình tự động tạo mạch từ mã HDL.

Phân tích thời gian:  Cung cấp cho các nhà thiết kế khả năng phân tích hành vi thời gian của mạch kỹ thuật số và đảm bảo rằng các mạch đáp ứng các yêu cầu về thời gian.

Khả năng tái sử dụng thiết kế:  HDL cung cấp một cách để thiết kế các thành phần có thể tái sử dụng để thiết kế nhiều mạch và giảm thời gian cũng như công sức, giúp cải thiện chất lượng thiết kế tổng thể.

Tối ưu hóa:  Cung cấp phương pháp tối ưu hóa thiết kế mạch kỹ thuật số để tăng hiệu suất.

HDL phổ biến:

Có một số HDL nhưng HDL phổ biến nhất là Verilog và VHDL.

Verilog : Verilog là viết tắt của logic xác minh. Ngôn ngữ này được sử dụng để mô hình hóa và mô phỏng các mạch số, mạch tích hợp chuyên dụng (ASIC) và mảng cổng lập trình được (FPGA).

Syntax:
module module_name(inputs,output)
//statements
end module

VHDL:  VHDL là viết tắt của Very High-Speed ​​Integrated Circuit Hardware Description Language (VHSIC), ngôn ngữ mô tả phần cứng mạch tích hợp tốc độ rất cao. Nó được sử dụng để thiết kế các mạch số. Nó thường được dùng để thiết kế các mạch số phức tạp như vi xử lý và bộ xử lý tín hiệu số.

Syntax:
library ieee;
use ieee.std_logic_1164.all;
entity Circuit_name is
    Port ( a : in  STD_LOGIC;
         b : in STD_LOGIC;
           out1 : out STD_LOGIC);
end Circuit_1;
-----------------------------------------------------
architecture Behavioral of Circuit_name is
begin
// statements
end Behavioral;