Tóm tắt ứng dụng này mô tả các kỹ thuật được sử dụng để chế tạo và hiệu chuẩn/bù cho các đường trễ silicon toàn phần thế hệ mới. Cả EconOscillator và đường trễ đều sử dụng sơ đồ đường trễ điều khiển bằng điện áp bù (VCDL) để tạo ra độ trễ thời gian cần thiết cho việc chế tạo cả đường trễ và bộ dao động silicon toàn phần chính xác. Tóm tắt ứng dụng này cung cấp tổng quan chi tiết về kiến trúc được sử dụng trong các thiết bị này. Các thiết bị sử dụng kiến trúc này bao gồm DS1100, DS1135, DS1110, DS1077, DS1085 và DS1086.

Đường truyền trễ của Dallas Semiconductor hoạt động như thế nào?

Vào đầu những năm 80, Dallas Semiconductor là công ty đầu tiên phát triển mạch trễ hoàn toàn bằng silicon. Đây là một giải pháp thay thế nhỏ gọn hơn, tiết kiệm chi phí hơn so với mạch trễ dạng mô-đun được sử dụng vào thời điểm đó.

Đường trễ Dallas đầu tiên bao gồm một bộ tạo ra độ trễ dựa trên RC và một mạch so sánh chuyển đổi đầu ra của đường trễ khi đạt đến một mức điện áp nhất định của bộ tạo ra độ trễ. Việc hiệu chuẩn được thực hiện tại nhà máy ở cấp độ wafer bằng cách sử dụng tia laser để làm nổ một loạt cầu chì cho đến khi đạt được độ trễ mong muốn. Không có chế độ bù nhiệt độ.

Ngày nay, thế hệ đường dây hiện tại đã tinh vi hơn. Đường dây trễ hoàn toàn bằng silicon của Maxim/Dallas chứa một mạch mới bao gồm một đường dây trễ điều khiển bằng điện áp (VCDL) được sử dụng kết hợp với một mạch bù để giảm thiểu sự thay đổi độ trễ do thay đổi quy trình, nhiệt độ và điện áp.

Việc xây dựng một đường trễ silicon không quá khó. Bất kỳ cổng logic nào cũng có độ trễ lan truyền và có thể được sử dụng làm đường trễ. Phần khó khăn là xây dựng một đường trễ có thể được thiết lập chính xác đến một khoảng thời gian trễ cụ thể, duy trì tính nhất quán bất kể sự thay đổi của quy trình, nhiệt độ và điện áp. Việc ổn định thời gian trễ này đòi hỏi một sơ đồ bù trừ độc lập với các thông số này.

Một cách để thực hiện điều này là sử dụng phản hồi, xác định lỗi trễ và sử dụng lỗi đó để tạo ra đầu vào hiệu chỉnh trở lại đường trễ. Điều này đòi hỏi một phương pháp để đo lỗi trễ và một cách để kiểm soát thời gian trễ. Một cách đơn giản để kiểm soát thời gian trễ trong cổng logic là thay đổi điện áp cung cấp. Nhìn chung, điện áp càng cao, độ trễ qua cổng càng ngắn.

Cần nhiều công sức hơn để đo thời gian trễ và xác định sai số trễ. Phương pháp dễ nhất để đo thời gian trễ là chuyển đổi nó sang một giá trị dễ đo hơn, chẳng hạn như tần số. Nếu bạn lấy đầu ra từ đường trễ, đảo ngược nó và đưa trở lại đầu vào, bạn sẽ có một bộ dao động với tần số 1/2 td , trong đó td là tổng độ trễ qua các đường trễ. Trong trường hợp này, chúng ta có một bộ dao động điều khiển bằng điện áp (VCO) dựa trên VCDL ( Hình 2 ).

Nếu chúng ta có tần số tham chiếu chính xác (mà chúng ta không có), một vòng khóa pha có thể được triển khai để khóa tần số VCO với tần số tham chiếu, đảm bảo độ chính xác tương tự. Đây được gọi là vòng khóa trễ (DLL). Các tham chiếu khác cũng có sẵn trong thế giới silicon, chẳng hạn như tham chiếu điện áp, có thể được hiệu chuẩn tại thời điểm sản xuất ở mức rất chính xác.

Với điều kiện này, chúng ta đã có đầy đủ các yếu tố để xây dựng một đường truyền trễ bù. Hình 3 cho thấy sơ đồ khối của đường truyền trễ 3 trong 1 DS1135.

Trong mạch (Hình 3), đầu ra của bộ dao động được đưa trở lại điện trở được điều khiển bằng điện áp được phân cực bởi một nguồn dòng cố định. Điện trở được điều khiển thực chất là một mạch tụ điện chuyển mạch có điện trở DC tỷ lệ nghịch với tần số phản hồi. Khi tần số tăng, điện áp giảm. Điện áp này được so sánh với điện áp tham chiếu cố định bao gồm một nguồn dòng phù hợp và một điện trở cố định (Rref). Rfreq được hiệu chuẩn để phù hợp với các đặc tính của Rref theo nhiệt độ và điện áp. Đầu ra của bộ so sánh được lọc và cung cấp điện áp điều khiển VCO. Khi tần số tăng, Vfreq giảm so với Vref, làm giảm điện áp điều khiển vào VCO, làm giảm tần số. Khi tần số giảm, điều ngược lại xảy ra, làm tăng tần số. Độ ổn định của tần số bằng độ ổn định của Rref. Rref là một tham chiếu chính xác ổn định theo điện áp, nhiệt độ và điện áp. Vòng điều khiển buộc Rfreq bằng Rref. Vòng điều khiển này cũng phủ nhận các thay đổi trong phần trễ của mạch do các biến thể về quy trình, nhiệt độ và điện áp gây ra.

Tuy nhiên, mạch này không thể được sử dụng riêng lẻ làm đường trễ. Nó tạo ra một bộ dao động ổn định và là mạch được sử dụng trong bộ dao động EconOscillators™ của Dallas Semiconductors. May mắn thay, các cell trễ trên cùng một miếng silicon có đặc tính gần như giống hệt với cell trễ được sử dụng trong VCO (Hình 3). Điện áp điều khiển được đưa vào VCDL (được cấu hình như một VCO) có tác động tương tự lên các cell trễ độc lập khác này. Vì vậy, mặc dù chúng hoạt động vòng hở, điện áp điều khiển được đặt vào chúng cũng có tác động tương tự như trên cell trễ được cấu hình trong VCO, giúp bù trừ những thay đổi do quy trình, nhiệt độ và điện áp gây ra.

Các cell trễ riêng lẻ này có thể được nối tiếp với nhau và tạo thành một đường trễ có điểm nối như DS1100, hoặc có thể được sử dụng độc lập như trong DS1135. Bộ dao động EconOscillator DS1077 chỉ sử dụng phần dao động kết hợp với một chuỗi chia có thể lập trình để tạo ra một bộ dao động silicon hoàn toàn có thể cấu hình theo yêu cầu của khách hàng. Kết hợp mạch này với một DAC điều khiển điện áp điều khiển của VCO, bạn sẽ có được một bộ tổng hợp tần số toàn dải như DS1085.