Các chất bán dẫn công suất có khe hở băng rộng (WBG) đang được áp dụng trong các thiết kế chính thống do những cải tiến về chỉ số hiệu suất điện (FOM). Những cải tiến hiệu suất đáng kể này đòi hỏi phải đánh giá lại một số giả định thiết kế, bao gồm cả quản lý nhiệt [1].

Bài viết này đề cập đến những thách thức trong quản lý nhiệt phát sinh từ mật độ công suất tăng cao, đặc biệt là với bao bì kích thước phế liệu (CSP). Tuy nhiên, điều đôi khi bị bỏ qua là các FET công suất CSP eGaN® và mạch tích hợp cung cấp hiệu suất tản nhiệt tuyệt vời khi được gắn trên các bảng mạch in (PCB) tiêu chuẩn bằng các phương pháp gắn tản nhiệt đơn giản.

Ví dụ, một transistor GaN FET CSP 4 mm² trên mạch in 4 lớp tiêu chuẩn có thể đạt được điện trở cách ly tản nhiệt dưới 4 kW bằng cách sử dụng vật liệu, kỹ thuật lắp ráp và tản nhiệt giá rẻ. Bài viết này cung cấp phân tích, mô phỏng và kiểm chứng thực nghiệm. Các hướng đi để cải thiện khả năng tản nhiệt hơn nữa cũng được thảo luận.

Ví dụ, hãy xem xét trường hợp của một bộ chỉnh lưu đồng bộ buck gắn trên bề mặt, trong đó tổn thất chủ yếu là tổn thất dẫn điện. Một FET eGaN CSP, chẳng hạn như EPC2059, chiếm 3,92 mm² diện tích PCB cho một FET 170V, 9 mΩ, trong khi một MOSFET Si tản nhiệt hai mặt tiên tiến 150V, 16,5 mΩ chiếm diện tích gần gấp tám lần so với 30,9 mm² của bo mạch.

Nếu diện tích tiếp xúc là yếu tố chính quyết định sự tăng nhiệt độ, thì các MOSFET Si lớn hơn sẽ có mức tăng nhiệt độ khoảng 23% so với GaN ở cùng một dòng điện, mặc dù các FET eGaN có điện trở bật (RDS(on)) thấp hơn đáng kể. Tuy nhiên, trên thực tế, hiệu suất nhiệt của các FET eGaN CSP dường như tương đương hoặc tốt hơn so với các MOSFET Si lớn hơn. Kết quả có vẻ mâu thuẫn này và lý do của nó vẫn chưa rõ ràng, do đó cần được nghiên cứu sâu hơn.

Một số ấn phẩm đã chỉ ra rằng các FET eGaN cấp chip thể hiện hiệu suất nhiệt tuyệt đối xuất sắc mặc dù chiếm diện tích nhỏ hơn nhiều so với các MOSFET RDS(on) tương đương, và có sẵn các phương pháp gắn tản nhiệt thực tế [2, 3], như được minh họa trong Hình 1, cho thấy một phương pháp đơn giản để gắn tản nhiệt vào FET eGaN CSP. Thật không may, hầu hết các ấn phẩm cung cấp rất ít chi tiết về dòng nhiệt và mô hình nhiệt, và khi có, các bài báo lại đơn giản và thiếu cơ sở lý luận chặt chẽ.

Vì nhiệt độ mối nối tối đa Tj,max thường là yếu tố hạn chế chính trong thiết kế, nên việc các nhà thiết kế hệ thống điện hiểu được cách thức và lý do đạt được hiệu suất nhiệt cao là vô cùng quan trọng. Sự hiểu biết này mang lại sự tự tin trong thiết kế, từ đó rút ngắn chu kỳ thiết kế, giảm lượng và mức độ nghiêm trọng của các thử nghiệm cần thiết, tăng độ tin cậy và giảm chi phí tổng thể.

Trong nhiều thiết kế sử dụng chất bán dẫn công suất PCB gắn trên bề mặt, giao diện transistor với tản nhiệt là nút thắt cổ chai đầu tiên trong dòng nhiệt [4]. Trong trường hợp sử dụng tản nhiệt, vai trò của PCB trong việc tản nhiệt thường bị bỏ qua, nhưng trên thực tế, nó là một đường dẫn quan trọng cho dòng nhiệt. Sự đóng góp của PCB vào việc tản nhiệt là đáng kể ngay cả đối với các FET eGaN CSP rất nhỏ, trong đó, trong các thiết kế thực tế, các FET như vậy có thể đạt được hiệu suất tản nhiệt từ mối nối đến môi trường tương đương hoặc tốt hơn so với các MOSFET Si lớn hơn nhiều.

Kết hợp với hiệu suất điện vượt trội của FET eGaN, điều này cho phép giảm kích thước, tăng công suất và giảm nhiệt độ hoạt động. Điều này có thể được chứng minh bằng cách sử dụng mô phỏng linh kiện 3D chi tiết của các bố cục PCB điển hình cùng với xác minh thực nghiệm.

Đối với các ứng dụng công suất cao hoặc sử dụng trong môi trường nhiệt độ cao, tản nhiệt được sử dụng để truyền năng lượng nhiệt ra môi trường xung quanh. Một phương pháp quản lý nhiệt điển hình cho FET eGaN CSP bao gồm việc phủ một lớp vật liệu giao diện nhiệt (TIM) cách điện lên bề mặt trên cùng của FET đã được gắn và gắn tản nhiệt lên trên bằng cơ học. Trong cấu hình này, các miếng đệm thường được sử dụng để đảm bảo khoảng cách đủ giữa bề mặt trên cùng của FET và bề mặt tiếp xúc với tản nhiệt để đáp ứng yêu cầu điện áp và hấp thụ các biến đổi cơ học, như thể hiện trong Hình 1.

Hình 2 thể hiện các đường dẫn truyền nhiệt khác nhau cho bộ tản nhiệt đã mô tả trước đó. Theo trực quan, có vẻ như dòng nhiệt từ phía trên và các cạnh của FET cấp chip chiếm ưu thế do đường dẫn ngắn qua TIM, trong khi trên thực tế, dòng nhiệt dọc theo đường dẫn tản nhiệt PCBTIM cũng đóng vai trò quan trọng trong việc tản nhiệt.

Nhờ mối hàn kim loại, FET có khả năng dẫn nhiệt tuyệt vời với lớp đồng trên PCB. PCB tản nhiệt hiệu quả vì độ dẫn nhiệt của đồng cao hơn khoảng hai độ so với vật liệu dẫn nhiệt (TIM). Mặc dù nhiệt từ PCB đến tản nhiệt phải truyền qua lớp TIM dày gấp 2-5 lần so với đường dẫn từ FET đến tản nhiệt, diện tích mặt cắt ngang hiệu dụng của TIM trên đường dẫn này có thể lớn hơn 10 lần diện tích bề mặt tiếp xúc của FET, vì diện tích của nó tỷ lệ thuận với bình phương bán kính của hình trụ được tạo thành bởi vật liệu dẫn nhiệt. Do đó, cần phải xem xét đóng góp của đường dẫn nhiệt từ PCB đến tản nhiệt khi phân tích phương pháp quản lý nhiệt này.

Phân tích trên có thể được thực hiện bằng công cụ phương pháp phần tử hữu hạn 3D (FEM). Một PCB bán cầu cho FET eGaN được xây dựng làm trường hợp cơ bản. PCB này có bố cục được tối ưu hóa để đạt hiệu suất điện tối ưu [5] và sử dụng cấu trúc lá đồng 4 mm, chất điện môi FR408 70 mm và có độ dày tổng thể là 1,6 mm (62 mil). Lượng keo tản nhiệt được đặt trên FET đã gắn và vùng lân cận của nó như thể hiện trong Hình 3. Một bộ tản nhiệt được đặt phía trên FET với một khoảng cách giữa đỉnh của FET và bề mặt bộ tản nhiệt. Bo mạch có lớp đồng được đổ với một khoảng cách cách điện và một tập hợp con các lỗ xuyên được sử dụng trong các thiết kế điển hình. Điểm mấu chốt là hiệu suất điện tối ưu thúc đẩy các nhà thiết kế đặt càng nhiều đồng càng tốt ở vùng lân cận của FET, điều này cũng có lợi cho hiệu suất tản nhiệt.

Kết quả thực nghiệm: Một loạt các thí nghiệm vật lý đã được tiến hành để kiểm chứng các mô phỏng này và hiểu rõ hơn về tác động thực tiễn của chúng đối với FET, chẳng hạn như trở kháng tiếp xúc và nhiệt lượng. Kết quả thực nghiệm và mô phỏng cho thấy sự tương đồng tốt, củng cố niềm tin vào các mô phỏng.

Phân tích chi phí được thực hiện bằng cách sử dụng vật liệu có độ dẫn nhiệt cao hơn (10 W/m/K, TGPP10-50G). Một hình trụ vật liệu đường kính 10 mm bao quanh FET có thể tích khoảng 70 ml. Với tốc độ sản xuất vừa phải, chi phí vật liệu dẫn nhiệt (TIM) cho mỗi FET sẽ thấp hơn 0,01 đô la Mỹ.

Tóm tắt

Các transistor FET eGaN kích thước nhỏ mang lại hiệu suất tản nhiệt tuyệt vời khi được gắn trên PCB, được thiết kế để tối ưu hóa hiệu quả điện năng. Hiệu suất này đạt được nhờ các giải pháp làm mát đơn giản, dễ sản xuất và tiết kiệm chi phí.